W5300 16bit Bus 및 OSC 회로 문의 드립니다.

TCP/IP Chip W5100S
1

안녕하세요. 자사에서 현재 W5300 IC를 사용하는 회로를 설계 중인데 OSC IC 스펙과 16bit Bus 통신을 사용하려는 경우 ADDR0의 설정에 대해 문의드립니다.

  1. ADDR0 HW 설정 관련
  • CPU와 W5300간의 16bit Bus 통신을 사용하려고 하는데 ADDR[15:0]이 CPU와 W5300간에 모두 1:1로 연결되도 괜찮을까요? 일부 포럼과 데이터시트에서 이 경우에 ADRR0핀이 GND로 고정되거나 Float 상태로 설계해야 한다는 내용을 봐서요.
  1. OSC 관련
  • XTLP핀에 입력되는 Clock의 레벨이 데이터시트에 작성된 1.8V에 맞지 않다면 CPU와 W5300간의 Bus 통신이 제대로 이루어지지 않나요?
2

안녕하십니까
문의하신 내용 답변드립니다.

  1. ADDR0는 W5300 내부에서 무시됩니다. 1:1로 연결하시고 CPU에서 ADDR0를 사용하지 않게
    처리하시거나 ADDR0를 CPU와 연결하지 않고 4.7K 풀다운 저항을 연결하시기 바랍니다.

  2. Clock 레벨이 1.8V에 맞지 않다면, 정상적인 동작을 보장할 수 없습니다.

3

안녕하세요. W5300 관련하여 추가 문의 드립니다.

  1. ADDR0을 CPU와 연결되어 있는 상태에서 절대 1로 설정되지 않게 코드를 작성한다면 문제 없을까요?

  2. 정상적인 Clock 파형에 대한 오실로스코프 측정 결과 이미지를 받아볼 수 있을까요?

  3. Clock이 정상적으로 입력되고 있고, Reset 핀에 HW 동작만 구현해 준다면 물리적(HW 회로)으로 이더넷 케이블이 연결된 상태일 때, LINK LED가 켜지게 되나요?
    → 아니라면 물리적인 연결이 되었을 때 LINK LED 가 켜지는 것을 확인하려면 어떤 설정들이 추가로 되어야 하나요?

4

안녕하십니까
문의하신 내용 답변드립니다.

  1. 네 문제 없습니다.

  2. W5300 TOE Shield의 XTLP 파형 이미지입니다.

    W5300_XTLP
    W5300_XTLP1034×794 69.5 KB

  3. 정상적인 전원과 CLK이 입력된다는 가정 이외에 연결되는 링크 파트너와 속도 및 이중이 호환되어야 하고, 올바른 PCB 설계를 필요로 합니다.