제공되는 프로젝트 파일로
W7200에 JTAG으로 다운로드를 시도했더니
다음과 같은 에레가 뜹니다.
Warning: Stack pointer is setup to incorrect alignment. Stack addr = 0xFFFFFFFF
TotalIRLen = 9, IRPrint = 0x0011
Found Cortex-M3 r1p1, Little endian.
TPIU fitted.
FPUnit: 6 code (BP) slots and 2 literal slots
Software reset was performed
Target reset
Core is locked-up!
CPU halted
W7200-EVB에는 정상적으로 다운로드가 되는것을 보니
소프트웨어 문제는 아닌것 같고
JTAG 연결핀은
PA13(JTMS/SWDIO)
PA14(JTCK/SWCLK)
PA15(JTDI)
PB3(JTDO)
PB4(JNTRST)
VDD_3V3, GND를 사용중입니다.
PA14 풀다운, PA13, PA15, PB3, PB4 풀업 되어있고
JNTRST를 nRESET핀으로 점퍼를 연결해봤지만 마찬가지입니다.
SWD, JTAG 모두 지원될거라고 생각하는데
어떤 문제인지 감이 잡히질 않습니다.
nRESET핀과 W_nRESET핀을 리셋버튼으로 같이 물려놨는데 문제가 되는걸까요.
예상되는 문제점이나 우선 JTAG연결상에 이상이 있는지 알고 싶습니다.
그 외
W7200 GND와 THERM_GND는 같이 연결해도 상관없나요?
W_BIAS 28.7K 대신에 30K를 사용해도 괜찮나요?
안녕하세요 고객님.
JTAG 연결을 아래 그림과 같이 해보고 다시 시도해 보시기 바랍니다.
JLINK_RESET은 MCU reset과 연결 하시면 됩니다.
nRESET핀과 W_nRESET핀은 따로 연결하시는 것을 추천드리며, W_BIAS 28.7K 대신에 30K를 사용하는 것은 저희가 테스트를 해보지 않았기 때문에 추천 드리지 않지만 큰 문제는 없어 보입니다. 혹시 모르니 가능하면 저희 reference schematic을 사용하시는걸 추천 드립니다.
감사합니다.
일단 문제는 해결됐습니다.
구매초기상태시 UART1 System memory Boot 모드에서 flash loader로 write를 한번 해주고 나니까
JTAG이 연결되었습니다. (verify, option byte, FF최적화 등 모두 제외하고 순수 flash write)
주변회로 및 W5200 관련부분 모두 제거하고 STM32 관련 최소핀만 연결했습니다. (전원부, Osc)
회로상으로는 수도 없이 검토했고 J-link STM32 Unlock으로 보호모드 삭제도 해봤습니다.
W7200칩 공장초기상태시 최초에 JTAG 인터페이스로 바로 연결이 잘 되는지(J-link 정품 사용중)
테스트 한번 해주셨으면 좋겠습니다. 아니면 제가 구매한 칩만 이런 증상이 있는건지 궁금하네요.
이거 테스트하느라 샘플보드로 metal mask까지 떴습니다. 어쨌든 해결되서 다행이긴 하지만 ㅜㅜ
그리고 TCK는 풀다운으로 알고있는데 올려주신 JTAG 인터페이스가 맞는지요.
(올려주신 회로도대로 하니까 bad CPUID 어쩌구라고 떴습니다.)
JNTRST를 nRESET핀을 쇼트시켜 놔도 정상동작한다는 뜻인지요??
저도 보드를 만들려고 하는데 이 리셋 신호핀에 대한 개념이 정리가 안되서 여쭙니다ㅠ
두 개를 합쳐도 되는지…꼭 따로 떨어뜨려놔야하는지요ㅠ
